1/1



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 08079758

(43) Date of publication of application: 22.03.1996

(51)Int.CI.

H04N 7/32

(21)Application number: 06207493

(22)Date of filing: 31.08.1994

(71)Applicant:

FUJITSU LTD

(72)Inventor:

SAKAWAKI YASUHIRO


(54) MOVEMENT COMPENSATION PREDICTION DEVICE

(57) Abstract:

capable of processings both ISO MPEG1 and ITU-T recommendation H.261 while avoiding the increase of delay and addition elements by making a hardware common as much as possible.

CONSTITUTION: A front direction and horizontal, direction processing circuit 2 is provided with both functions of a front direction and horizontal direction half picture element processing circuit in the MPEG1 and a horizontal direction processing circuit in the H.261 and a front direction and vertical direction processing circuit 3 is provided with both functions of a front direction and vertical direction half picture element processing circuit in the MPEG1 and a vertical direction processing circuit in the H.261. Thus, this device is in conformity with both MPEG1 and H.261, and the increase of a circuit scale is suppressed by sharing the circuit.

PURPOSE: To provide a movement compensation prediction circuit



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-79758

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H04N 7/32

H04N 7/137

Z

審査請求 未請求 請求項の数1 OL (全 31 頁)

(21)出願番号

(22)出願日

特願平6-207493

平成6年(1994)8月31日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 坂脇 康弘

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 石川 泰男


(54) 【発明の名称】 動き補償予測器

(57)【要約】

【目的】 ハードウェアをできる限り共通化し、遅延、 加算要素の増加を避けつつ、ISO MPEG1とIT U-T勧告H. 261の処理の双方が可能な動き補償予 測回路を提供する。

【構成】 前方向横方向処理回路2はMPEG1におけ る前方向横方向半画素処理回路及びH.261における 横方向処理回路の機能を併せ持ち、前方向縦方向処理回 路3は、MPEG1における前方向縦方向半画素処理回 路及びH. 261における縦方向処理回路の機能を併せ 持っているので、MPEG1及びH. 261の両方に準 拠しているとともに、回路の共用により回路規模の増大 を抑制する。

動き補償予測器の概略構成プロック図



【特許請求の範囲】

【請求項1】 入力画像データに対して時間的に前後両方向の動き補償予測処理あるいは1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理のいずれかを外部からの選択制御信号に基づいて選択的に行うディジタル動画像復号器における動き補償予測器であって、

前記選択制御信号により前記前後両方向の動き補償予測処理が選択された場合には、前記入力画像データに基づいて時間的に前方向、かつ、画素配置的に横方向の半画 10 素精度の動き補償予測処理を行い第1処理画像データを出力し、前記選択制御信号により前記1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理が選択された場合には、前記1-2-1型ディジタルロウパスフィルタをループ内フィルタとして画素配置的に横方向のループ内フィルタ処理を行い第2処理画像データを出力する前方向横方向処理手段と、

前記第1処理画像データ又は前記第2処理画像データが入力され、前記前後両方向の動き補償予測処理が選択された場合には、前記第1処理画像データに基づいて時間的に前方向、かつ、画素配置的に縦方向の半画素精度の動き補償予測処理を行い第3処理画像データを出力し、前記1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理が選択された場合には、前記第2処理画像データに基づいて前記1-2-1型ディジタルロウパスフィルタをループ内フィルタとして画素配置的に縦方向のループ内フィルタ処理を行い第4処理画像データを出力する前方向縦方向処理手段と、

前記前後両方向の動き補償予測処理が選択された場合に は、前記入力画像データに基づいて時間的に後方向、か つ、画素配置的に横方向の半画素精度の動き補償予測処 理を行い第5処理画像データを出力する後方向横方向半 画素処理手段と、

前記前後両方向の動き補償予測処理が選択された場合には、前記第5処理画像データに基づいて時間的に後方向、かつ、画素配置的に縦方向の半画素精度の動き補償予測処理を行い第6処理画像データを出力する後方向縦方向半画素処理手段と、

前記第3処理画像データ及び前記第6処理画像データ又は前記第4処理画像データが入力され、前記前後両方向 40 の動き補償予測処理が選択された場合には、前記第3処理画像データ及び前記第6処理画像データに基づいて時間的に前後両方向の動き補償予測処理を行い第7処理画像データを出力し、前記1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理が選択された場合には、前記第4処理画像データをそのまま出力する両方向処理手段と、を備えたことを特徴とする動き補償予測器。

【発明の詳細な説明】

[0001]

2

(産業上の利用分野) 本発明は、動き補償予測器に係り、特にディジタル動画像を復号するデコーダにおける動き補償予測器に関する。

【0002】一般に動画像の符号化の国際標準として、ISO(国際標準化機構)及びIEC(国際電気標準会議)の合同規格であるMPEG1 (Moving Picture ExpertsGroup phase 1; ISO/IEC11172)と、ITU-T勧告H. 261(以下、H. 261とする。)とがよく知られている。

【0003】近年、テレビ電話、テレビ会議、ディジタルビデオ等をはじめとする分野で、ディジタル動画像情報の復元が必要とされており、この様な分野ではMPEG1及びH.261の双方に準拠し、かつ、回路規模を小さく抑えた動き補償予測器が望まれている。

[0004]

20

【従来の技術】

a) MPEG1について

MPEG1は、蓄積型ディジタル記憶媒体用のビデオ高 能率符号化方式について規定している。

【0005】主な用途としては、CD-ROM、DAT、ハードディスク等のデータ転送速度が約1.5Mbps以下の蓄積型ディジタル記憶媒体が、デコーダに直接あるいは通信回線等の伝送媒体を介して接続されている環境を想定している。

【0006】図28に従来のMPEG1における動画像復元装置の概要構成プロック図を示す。MPEG1における動画像復元装置100は、CD (Compact Disk)、MO (Magneto Optical Disk)等の光ディスクや、磁気テープ等の記録媒体(蓄積装置)からビデオ(画像)データ、オーディオ(音声)データ、さらにそれらの付加データ(テキストデータ等)の圧縮データを再生する蓄積装置101と、圧縮データを、ビデオ圧縮データとオーディオ圧縮データと付加圧縮データとに分離するシステム多重化復号装置102と、分離されたビデオ圧縮データを復号し、動画像であるビデオデータにする動画像情報復号装置103と、同期データの付加等の後処理を行う後処理装置104と、後処理の行われた画像データをディジタル/アナログ(D/A)変換して出力するD/A変換装置105と、を備えて構成されている。

[0007] 図29に示すように、動画像情報復号装置 103は、大別すると、ビデオ圧縮データを、動きベクトルデータ、量子化の際に用いた量子化テーブルを特定 するための量子化テーブルデータ符号化に用いたモード を特定するための符号化モードデータ等と、圧縮実画素データと、を分離するビデオ多重化復号装置 106と、圧縮実画素データをビデオデータに復号するビデオソース復号装置 107とを備えて構成されている。

【0008】ビデオソース復号装置107は、図30に 示すように、実画素データの逆量子化を行う逆量子化回 50 路108と、逆量子化された実画素データの逆DCT

(Discrete Cosine Transform) 処理を行って差分画素 データとして出力する逆DCT回路109と、差分画素 データと後述の予測画素データとを加算して、画素デー タとして出力する加算器110と、所定タイミングにお ける画素データをそれぞれ格納する第1フレームメモリ 111及び第2フレームメモリ112と、第1フレーム メモリ111及び第2フレームメモリ112に格納され た画素データに基づいて半画素精度両方向動き補償予測 を行って予測画素データを出力する半画素精度両方向動 き補償予測回路118と、を備えて構成されている。

【0009】半画素精度両方向動き補償予測回路118 は、図31に示すように、時間的に前方向、かつ、画素 配置的に横方向の半画素精度の動き補償予測を行う前方 向横方向半画素処理回路113と、時間的に前方向、か つ、画素配置的に縦方向の半画素精度の動き補償予測を 行う前方向縦方向半画素処理回路114と、時間的に後 方向、かつ、画素配置的に横方向の半画素精度の動き補 償予測を行う後方向横方向半画素処理回路115と、時 間的に後方向、かつ、画素配置的に縦方向の半画素精度 の動き補償予測を行う後方向縦方向半画素処理回路11 6と、時間的に両方向の動き補償予測を行う両方向処理 回路117と、を備えて構成されている。

【0010】次に動作を説明する。この場合において、 第1フレームメモリ111には逆DCT回路109から 供給される現在の差分画素データに対して、時間的に前 方向(過去)のフレームのデータが記憶され、第2フレ ームメモリ112には逆DCT回路109から供給され る現在の差分画像データに対して、時間的に後方向(未 来)のフレームのデータが記憶されるものとする。

[0011] まず、蓄積装置101は、記録媒体(蓄積 30 A=(a+b)/2 装置)からビデオ(画像)データ、オーディオ(音声) データ、さらにそれらの付加データ(テキストデータ 等)の圧縮データを再生し、システム多重化復号装置 1 02に出力する。システム多重化復号装置102は、圧 縮データを、ビデオ圧縮データとオーディオ圧縮データ と付加圧縮データとに分離して、ビデオ圧縮データを動 画像情報復号装置103に出力する。

【0012】これにより動画像情報復号装置103のビ デオ多重化復号装置106は、ビデオ圧縮データを、動 きベクトルデータ、量子化の際に用いた量子化テーブル 40 を特定するための量子化テーブルデータ、符号化に用い*

$$C = (A+B+D+E) / 4$$
= (((a+b) + (a+c) + (b+d) + (c+d)) / 2) / 4
= (2 \cdot (a+b+c+d) / 2) / 4
= (a+b+c+d) / 4

という式で表すことが出来る。

【〇〇2〇】次に図33を参照して前後両方向の動き補 償予測について説明する。前後両方向動き補償予測は、 時間的に前方向の前方向参照画面の画素a'と、時間的 に後方向の後方向参照画面の画素 a 'と同一画素位置の※50

* たモードを特定するための符号化モードデータ等と、圧 縮実画素データと、を分離して圧縮実画素データをビデ オソース復号装置107に出力する。

【0013】ビデオソース復号装置107の逆量子化回 路108は、実画素データの逆量子化を行い逆DCT回 路109に出力し、逆DCT回路109は、逆量子化さ れた実画素データの逆DCT処理を行って差分画素デー タとして加算器110に出力する。

【0014】これにより加算器110は、差分画素デー タと後述の予測画素データとを加算して、画素データと 10 して出力する。これらと並行して、第1フレームメモリ 111及び第2フレームメモリ112は所定タイミング における画素データをそれぞれ格納し、半画素精度両方 向動き補償予測回路118は、この格納された画素デー タに基づいて半画素精度両方向動き補償予測を行って予 測画素データを加算器110に出力する。

【0015】ここで、動き補償予測について詳細に説明 する。まず、横方向処理及び縦方向処理について説明す る。半画素精度動き補償予測は、9x9画素のブロック 単位で行われる。

【0016】以下の説明においては、図32に示すよう に、元のブロックの隣接する画素を画素a、b、c、d とし、横方向処理で得られる画素を画素A、縦方向処理 で得られる画素を画素B、横方向処理により得られた画 素A及び縦方向処理により得られた画素Bに基づいて横 方向処理及び縦方向処理を行うことにより得られる画素 を画素Cとする。

【0017】横方向処理は、横方向に隣接する画素の平 均値をとることである。より具体的には、

E = (c+d)/2

という式で表すことが出来る。.

【0018】 縦方向処理は、縦方向に隣接する画素の平 均値をとることである。より具体的には、

B = (a + c) / 2

D = (b+d) / 2

という式で表すことが出来る。

【0019】また、画素Cについては、横方向処理で得 られた画素A及び画素E並びに縦方向処理で得られた画 素B及び画素Dの4つの画素の平均値をとることであ る。より具体的には、

※画素 b'と、の平均値をとることである。

【0021】より具体的には、

A' = (a' + b') / 2

という式で表すことが出来る。

【〇〇22】これらの結果、出力された画素データに

=

は、同期データ等の付加が後処理装置104により行われ、さらにD/A変換装置105によりD/A変換されて出力されて画像表示が行われることとなる。

b) H. 261について

H. 261は、64k~2Mbpsの転送レートを有する1次群サブレートを用いる動画像通信用の映像符号化方式について規定している。

[0023] 主な用途としては、テレビ会議あるいはテレビ電話を想定している。図34に従来のH.261における動画像復元装置の概要構成ブロック図を示す。

【0024】H.261における動画像復元装置200は、通信回線等の伝送路を介して入力された受信データを実時間で伝送復号する伝送符号化復号装置201と、受信データを、ビデオ圧縮データとオーディオ圧縮データと付加圧縮データとに分離するシステム多重化復号装置202と、分離されたビデオ圧縮データを復号し、動画像であるビデオデータとする動画像情報復号装置203と、同期データの付加等の後処理を行う後処理装置204と、後処理の行われた画像データをディジタル/アナログ(D/A)変換して出力するD/A変換装置205と、を備えて構成されている。

【0025】図35に示すように、動画像情報復号装置203は、大別すると、ビデオ圧縮データを、動きベクトルデータ、量子化の際に用いた量子化テーブルを特定するための量子化テーブルデータ、符号化に用いたモードを特定するための符号化モードデータ等と、圧縮実画素データと、を分離するビデオ多重化復号装置206と、圧縮実画素データをビデオデータに復号するビデオソース復号装置207とを備えて構成されている。

【0026】ビデオソース復号装置207は、図36に 30 示すように、実画素データの逆量子化を行う逆量子化回 路208と、逆量子化された実画素データの逆DCT

(Discrete Cosine Transform)処理を行って差分画素データとして出力する逆DCT回路209と、差分画素データと後述の予測画素データとを加算して、画素データとして出力する加算器210と、所定タイミングにおける画素データを格納するとともに動きベクトル量に応じて遅延量を可変することが可能なフレームメモリ211と、フレームメモリ211に格納された画素データに基づいて前方向動き補償予測を行って予測画素データを出力する前方向動き補償予測回路212と、前方向動き補償予測回路の差分画素データに対し、フィルタ処理を行う1-2-1型のディジタルロウパスフィルタであるループ内フィルタ213と、を備えて構成されている。

【0027】ループ内フィルタ213は、図37に示すように、横方向処理を行う横方向処理回路214と、縦方向処理を行う縦方向処理回路215と、を備えて構成されている。

【0028】次に動作を説明する。以下の説明において 目する画素をB"、横方向に隣接する画素をA"、C"は、フレームメモリ211には逆DCT回路209から 50 とすると、画素B"については重みを「2」とし、画素

6

供給される現在の差分画素データに対して、時間的に前 方向(過去)のフレームのデータが記憶されるものとす る。

【0029】まず、伝送符号化復号装置201は、通信回線等の伝送路を介して入力された受信データを実時間で伝送復号し、システム多重化復号装置202に出力する。システム多重化復号装置102は、受信データを、ビデオ圧縮データとオーディオ圧縮データと付加データとに分離して、ビデオ圧縮データを動画像情報復号装置203に出力する。

【0030】これにより動画像情報復号装置203のビデオ多重化復号装置206は、ビデオ圧縮データを、動きベクトルデータ、量子化の際に用いた量子化テーブルを特定するための量子化テーブルデータ、符号化に用いたモードを特定するための符号化モードデータ等と、圧縮実画素データと、を分離して圧縮実画素データをビデオソース復号装置207に出力する。

【0031】ビデオソース復号装置207の逆量子化回路208は、実画素データの逆量子化を行い逆DCT回路209に出力し、逆DCT回路209は、逆量子化された実画素データの逆DCT処理を行って差分画素データとして加算器210に出力する。

【0032】これにより加算器210は、差分画素データと後述の予測画素データとを加算して、画素データとして出力する。これらと並行して、フレームメモリ211は所定タイミングにおける画素データを格納し、前方向動き補償予測回路212は、この格納された画素データに基づいて前方向動き補償予測を行って予測画素データをループ内フィルタ213に出力する。

【0033】ループ内フィルタ213は、横方向処理回路214により横方向処理を行うとともに、縦方向処理 回路215により縦方向処理を行って加算器210に対 しフィルタ処理後の予測画素データを出力する。

【〇〇34】ここで、ループ内フィルタ処理について詳細に説明する。ループ内フィルタ処理は、8×8画素のブロック単位で、1-2-1型のロウパスフィルタでフィルタ処理を行うものである。1-2-1型のロウパスフィルタとは、横方向処理及び縦方向処理の何れにおいても、着目する画素に対する重みを「2」とし、前後又は上下に隣接する画素に対する重みをそれぞれ「1」とするものである。

[0035] 図38は、ループ内フィルタ処理を行う対象ブロックを模式的に示したものであり、各画素はその配置により4種類の画素(図中、それぞれ●、〇、◎、□で表す)に分類でき、種類毎に処理が異なっている。

【〇〇36】「●」で表される画素は、元の値がA"であったとすると、そのままの値=A"とする。「〇」で表される画素については、横方向処理の対象となり、着目する画素をB"、横方向に隣接する画素をA"、C"とすると、画表B"については重みを「2」とし、画素

A"、C" については重みを「1」とし、それらの加算 * $\{0037\}$ より具体的には、平均をとる。 *

 $O = ((A" \times 1) + (B" \times 2) + (C" \times 1)) / 4$ = $(A" + 2 \times B" + C") / 4$

という式で表すことが出来る。

【○○38】同様に「◎」で表される画素については、 縦方向処理の対象となり、着目する画素をB"、縦方向 に隣接する画素をA"、C"とすると、画素B"につい※

という式で表すことが出来る。

【0040】また、「□」で表される画素については、 着目する画素をE"、画素E"に隣接する周囲の画素を★

 $\Box = ((A" + 2 \times B" + C") + 2 \times (D" + 2 \times E" + F")$

30

という式で表すことが出来る。

[0041]

【発明が解決しようとする課題】ところでMPEG1及びH.261の双方に対応可能なシステムを単純に構築すると、半画素精度両方向動き補償予測回路及びループ内フィルタの双方をそのまま組込むことになる。

【〇〇42】図39に半画素精度両方向動き補償予測回路及びループ内フィルタを単純に組込む場合の半画素精度両方向動き補償予測回路及びループ内フィルタ部分の概要構成ブロック図を示す。図39において図31あるいは図37と同一の部分には同一の符号を付し、その詳細な説明を省略する。

[0043] この場合には、半画素精度両方向動き補償予測回路及びループ内フィルタを単純に組合わせた構成に加えて、いずれかの出力を選択するための選択回路220が必要となり、回路規模が増大するとともに冗長な構成となるという問題点があった。

【0044】そこで、本発明の目的は、遅延、加算要素をできる限り共通化し、回路規模の増加を避けつつ、MPEG1とH.261の処理の双方が可能な動き補償予測回路を提供することにある。

[0045]

【課題を解決するための手段】上記課題を解決するため、本発明は、入力画像データに対して時間的に前後両方向の動き補償予測処理あるいは1-2-1型ディジタ 40ルロウパスフィルタを用いた動き補償予測処理のいずれかを外部からの選択制御信号に基づいて選択的に行うディジタル動画像復号器における動き補償予測器であって、前記選択制御信号により前記前後両方向の動き補償予測処理が選択された場合には、前記入力画像データに基づいて時間的に前方向、かつ、画素配置的に横方向の半画素精度の動き補償予測処理を行い第1処理画像データを出力し、前記選択制御信号により前記1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理が選択された場合には、前記1-2-1型ディジタルロ☆50

※ては重みを「2」とし、画素A"、C"については重みを「1」とし、それらの加算平均をとる。

【0039】より具体的には、

★A"、B"、C"、D"、F"、G"、H"、I"とすると、

+ (G" + 2 × H" + I")) / 16

☆ウパスフィルタをループ内フィルタとして画素配置的に 横方向のループ内フィルタ処理を行い第2処理画像デー タを出力する前方向横方向処理手段と、前記第1処理画 像データ又は前記第2処理画像データが入力され、前記 前後両方向の動き補償予測処理が選択された場合には、 前記第1処理画像データに基づいて時間的に前方向、か つ、画素配置的に縦方向の半画素精度の動き補償予測処 理を行い第3処理画像データを出力し、前記1-2-1 型ディジタルロウパスフィルタを用いた動き補償予測処 理が選択された場合には、前記第2処理画像データに基 づいて前記1-2-1型ディジタルロウパスフィルタを ループ内フィルタとして画素配置的に縦方向のループ内 フィルタ処理を行い第4処理画像データを出力する前方 向縦方向処理手段と、前記前後両方向の動き補償予測処 理が選択された場合に、前記入力画像データに基づいて 時間的に後方向、かつ、画素配置的に横方向の半画素精 度で動き補償予測処理を行い第5処理画像データを出力 する後方向横方向半画素処理手段と、前記前後両方向の 動き補償予測処理が選択された場合に、前記第5処理画 像データに基づいて時間的に後方向、かつ、画素配置的 に縦方向の半画素精度で動き補償予測処理を行い第6処 理画像データを出力する後方向縦方向半画素処理手段 と、前記第3処理画像データ及び前記第6処理画像デー タ又は前記第4処理画像データが入力され、前記前後両 方向の動き補償予測処理が選択された場合には、前記第 3処理画像データ及び前記第6処理画像データに基づい て時間的に前後両方向の動き補償予測処理を行い第7処 理画像データを出力し、前記1-2-1型ディジタルロ ウパスフィルタを用いた動き補償予測処理が選択された 場合には、前記第4処理画像データをそのまま出力する 両方向処理手段と、を備えて構成する。

[0046]

【作用】本発明の作用について、選択制御信号により前 後両方向の動き補償予測処理が選択された場合と、1-2-1型ディジタルロウパスフィルタを用いた動き補償 g

予測処理が選択された場合とに分けて説明する。

【0047】1)<u>前後両方向の動き補償予測処理が選択</u> された<u>場合</u>

前方向横方向処理手段は、選択制御信号により前後両方向の動き補償予測処理が選択された場合には、入力画像データに基づいて時間的に前方向、かつ、画素配置的に横方向の半画素精度の動き補償予測処理を行い第1処理画像データを前方向縦方向処理手段に出力する。

【〇〇48】前方向縦方向処理手段は、第1処理画像データに基づいて時間的に前方向、かつ、画素配置的に縦方向の半画素精度の動き補償予測処理を行い第3処理画像データを両方向処理手段に出力する。

【〇〇49】これと並行して後方向横方向半画素処理手段は、入力画像データに基づいて時間的に後方向、かつ、画素配置的に横方向の半画素精度で動き補償予測処理を行い第5処理画像データを後方向縦方向半画素処理手段に出力する。

【0050】後方向縦方向半画素処理手段は、前記第5処理画像データに基づいて時間的に後方向、かつ、画素配置的に縦方向の半画素精度で動き補償予測処理を行い第6処理画像データを両方向処理手段に出力する。

【〇〇51】これらの結果、両方向処理手段は、第3処理画像データ及び前記第6処理画像データに基づいて時間的に前後両方向の動き補償予測処理を行い、前後両方向の動き補償予測処理の規格に沿った第7処理画像データを出力する。

【0052】2)<u>1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理が選択された場合</u>前方向横方向処理手段は、選択制御信号により1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理が選択された場合には、1-2-1型ディジタルロウパスフィルタをループ内フィルタとして画素配置的に横方向のループ内フィルタ処理を行い第2処理画像デー

[0053] 前方向縦方向処理手段は、第2処理画像データに基づいて1-2-1型ディジタルロウパスフィルタをループ内フィルタとして画素配置的に縦方向のループ内フィルタ処理を行い第4処理画像データを両方向処理手段に出力する。

タを前方向縦方向処理手段に出力する。

【〇〇54】両方向処理手段は、第4処理画像データをそのまま出力する。この結果、1-2-1型ディジタルロウパスフィルタを用いて前方向横方向処理及び前方向縦方向処理が行われた第4処理画像データを得ることができる。

[0055]

【実施例】次に図面を参照して本発明の好適な実施例を 説明する。図1に実施例の動き補償予測器の概要構成ブ ロック図を示す。

【0056】動き補償予測器1は、現在の差分フレーム 画像データに対して前方向(過去)のフレーム画像デー 50 10

タFo に基づいて、時間的に前方向、画素配置的に横方 向の処理を行い第1前方向フレーム画像データ Foiとし て出力する前方向横方向処理回路2と、第1前方向フレ ーム画像データFoiに基づいて、時間的に前方向、画素 配置的に縦方向の処理を行い第2前方向フレーム画像デ ータFozとして出力する前方向縦方向処理回路3と、現 在の差分フレーム画像データに対して後方向(未来)の フレーム画像データ Fr に基づいて、時間的に後方向で あり、画素配置的に横方向、かつ、半画素 (1/2画 素)の処理を行い第1後方向フレーム画像データ F F 1を 出力する後方向横方向半画素処理回路4と、第1後方向 フレーム画像データ Friに基づいて、時間的に後方向で あり、画素配置的に縦方向、かつ、半画素(1/2画 素)の処理を行い第2後方向フレーム画像データFF2を 出力する後方向縦方向半画素処理回路5と、第2前方向 フレーム画像データ Fo2及び第2後方向フレーム画像デ ータFF2に基づいて時間的に前後両方向の処理を行い予 測フレーム画像データ Fo として出力する両方向処理回 路6と、を備えて構成されている。

【0057】図2に前方向横方向処理回路2の詳細構成 . ブロック図を示す。前方横方向処理回路2は、フレーム 画像データF。を構成する第2入力データD2を2倍し て出力する乗算器10と、MPEG1動作モードとH. 261動作モードとを切替えるためのモード切替信号に より第2入力データD2 あるいは乗算器10により2倍 された第2入力データD2 の何れかを選択的に出力する 第1選択回路11と、第1ループ内フィルタ制御信号に 基づいて、「O」あるいはフレーム画像データFo を構 成する第1入力データ D1 の何れかを選択的に出力する 第2選択回路12と、半画素処理制御信号に基づいて第 1選択回路11の出力あるいは第2選択回路12の出力 の何れかを選択的に出力する第3選択回路13と、第2 選択回路12の出力と第3選択回路13の出力を加算し て出力する第1加算器14と、第1加算器14の出力信 号を所定時間遅延して出力する第1画素遅延回路15 と、第2ループ内フィルタ制御信号に基づいて第2入力 データDzあるいは第1画素遅延回路15の出力信号の 何れかを選択的に出力する第4選択回路16と、第1画 素遅延回路15の出力と第4選択回路16の出力を加算 する第2加算器17と、第2加算器17の出力信号を所 定時間遅延して出力する第2画素遅延回路18と、を備 えて構成されている。

【0058】次にMPEG1とH.261の場合に分けて前方向横方向処理回路2の動作を説明する。

a) MPEG1の場合

まず動作説明に先立ち、MPEG1の場合の入力データフォーマットを図4を参照して説明する。

【0059】 MPEG1の入力データフォーマットは、 図4(a)に示すように、9×9画素構成となってお り、図4(b)に示すように、二次元空間上、左から

11

右、上から下へと順次処理を行う。より具体的には、図 4 (a) に示すように、A→B→C→·····→I→J→K →……→ Zの順序で処理を行うことになる。

【0060】次に具体的動作を図3のタイミングチャー トを参照して説明する。まず、時刻toにおいて、動作 モード切替信号 (図3 (b) 参照) はMPEG1側であ り、第1選択回路11において第2入力データ D2 = 「B」が選択される。

【0061】一方、第1ループ内フィルタ制御信号は、 MPEG1の処理の際には常に第1入力データD1 (ル 10 ープ内フィルタオフ)側であり、第2選択回路12にお いて第1入力データD1=「A」が選択される。

【0062】次に半画素処理制御信号(図3 (e)参 照) は、第1選択回路11側であり、第3選択回路13 において第1選択回路11の出力である第2入力データ $D_2 = [B]$ が選択される。

【0063】これらの結果、第1加算器14において は、第1入力データD1と第2入力データD2が加算さ れ、時刻 t o における第1加算器14の出力データの= 「A+B」となる(図3(f)参照)。

【0064】そして出力データのは、第1画素遅延回路 15により1クロック分遅延されて時刻 tı に出力デー タ② (図3 (g) 参照) として出力される。このとき、 第2ループ内フィルタ制御信号はMPEG1の処理の際 には常に第1画素遅延回路15(ループ内フィルタオ フ) 側であり、時刻 t 1 において第4選択回路 16 によ り第1画素遅延回路15の出力データである出力データ ②が選択され、第2加算器17により出力データ②に加 算され、出力データ39=「2×(A+B)」となる(図 3 (h) 参照)。

【0065】さらにこの出力データのは、第2画素遅延 回路18により1クロック分遅延されて時刻 t 2 に出力 データ Φ =「 $2 \times (A + B)$ 」として出力される。以 下、同様にして、第2画素遅延回路18からは、時刻 t 3 、 t 4 、 t 5 、 ……のタイミングで、出力データ@= $[2 \times (B+C)]$, $[2 \times (C+D)]$, $[2 \times (D$ +E)」、……のように順次出力されることになる。

【0066】b)<u>H.261の場合</u>

まず動作説明に先立ち、H.261の場合の入力データ フォーマットを図7を参照して説明する。

【0067】 H. 261の入力データフォーマットは、 図7 (a) に示すように、8×8画素構成となってお り、図7 (b) に示すように、二次元空間上、左から 右、上から下へと順次処理を行う。より具体的には、図 「7(a)に示すように、A→B→C→……→F→G→H →Ⅰ→J→……→Zの順序で処理を行うことになる。

【00.68】次に具体的動作を図5及び図6のタイミン グチャートを参照して説明する。まず、時刻 to におい て動作モード切替信号(図5(b)参照)はH.261 側であり、第1選択回路11において乗算器10の出力 50 いて第2入力データD2 「C」が選択され、第2加算器

1 2

である2×第2入力データD2 =「2×A」が選択され

【0069】一方、時刻toにおいて第1ループ内フィ ルタ制御信号(図5(e)参照)は、「O」(ループ内 フィルタオフ) 側であり、第2選択回路12においてデ ータ=「0」が選択される。

【0070】次に半画素処理制御信号は、H. 261の 処理の際には、常に第1選択回路11側であり、第3選 択回路13において第1選択回路11の出力である2倍 の第2入力データD2 =「2×A」が選択される。

【0071】これらの結果、第1加算器14において は、2倍の第2入力データDz と「O」が加算され、時 刻 to における第1加算器14の出力データ ①= 「2× A」となる(図5(f)参照)。

【0072】そして出力データのは、第1画素遅延回路 15により1クロック分遅延されて時刻t1 において出 カデータ②(図5(g)参照)として出力される。この とき、第2ループ内フィルタ制御信号(図5 (h)参 照)は、第1画素遅延回路15(ループ内フィルタオ フ) 側であり、第4選択回路16において第1画素遅延 回路15の出力データである出力データ②が選択され、 第2加算器17により出力データのに加算され、出力デ ータ③=「2×(2×A)」、すなわち、時刻 t1 にお いて出力データ③=「4×A」となる(図5(i)参 照)。

【0073】さらにこの出力データ③は、第2画素遅延 回路18により1クロック分遅延されて時刻 t z に出力 データ④=「4xA」として出力される(図5(j)参

【0074】これと同時に時刻t2において、第1選択 30 回路11において乗算器10の出力である2×第2入力 データD $_2 = [2 \times B]$ が選択される。一方、第1ルー プ内フィルタ制御信号(図5(e)参照)は、第1入力 データD1 =「A」(ループ内フィルタオン)側であ り、第2選択回路12において第1入力データD1 = 「A」が選択される。

【〇〇75】半画素処理制御信号は、常に第1選択回路 11側であるので、第3選択回路13において第1選択 回路11の出力である2倍の第2入力データD2 = 「2 ×B」が選択される。

【0076】これらの結果、第1加算器14において は、2倍の第2入力データDz =「2×B」と第1入力 データD1 = 「A」が加算され、時刻t1 における第1 加算器14の出力データΦ=「A+2×B」となる。

【0077】そして出力データ①は、第1画素遅延回路 15により1クロック分遅延されて時刻t2 において出 カデータのとして出力される。このとき、第2ループ内 フィルタ制御信号は、第2入力データD2 = 「C」(ル ープ内フィルタオン) 側であり、第4選択回路16にお

17により出力データ②に加算され、時刻t₂において 出力データ \mathfrak{G} =「A+2×B+C」となる。

[0078] さらにこの出力データのは、第2画素遅延 回路18により1クロック分遅延されて時刻 t3 に出力 データの=「A+2×B+C」として出力される。以 下、同様にして、第2画素遅延回路18からは、時刻 t 4 、 t 5 、 t 6 、 ……のタイミングで、出力データΦ= $\lceil B+2\times C+D \rceil$, $\lceil C+2\times D+E \rceil$, $\lceil D+2\times D+E \rceil$ E+F」、……のように順次出力されることになる。

【0079】そして時刻tっにおいて、第2入力データ Dz =「H」となると、再び第1ループフィルタ制御信 号は、「O」(ループ内フィルタオフ)側となり、第2 入力データDz =「A」の場合と同様の処理に移行す

【0080】 さらに時刻ts (図6参照) において、第 2入力データD2 = 「I」となると、再び第2ループフ ィルタ制御信号は、第1画素遅延回路15(ループ内フ ィルタオフ) 側となり時刻 to (図5参照) の場合と同 様の処理に移行する。

【0081】より具体的には、時刻tsには、出力デー タ②として「F+2×G+H」が出力され、時刻to に は、出力データのとして「4×H」が出力され、時刻 t 1oには、出力データのとして「4×I」が出力される。 【0082】時刻t11以降は、出力データ@として順次 $\lceil I + 2 \times J + K \rfloor$, $\lceil J + 2 \times K + L \rfloor$, $\lceil K + 2 \times K + L \rfloor$ L+M」、……のように出力される。図8に後方向横方 向半画素処理回路4の詳細構成ブロック図を示す。

【0083】後方向横方向半画素処理回路4は、半画素 処理制御信号に基づいて、第1入力データD11あるいは 第2入力データD12の何れかを選択的に出力する選択回 路20と、選択回路20の出力と第1入力データDコュを 加算する加算器21と、加算器21の出力信号を所定時 間遅延して出力する第1画素遅延回路22と、第1画素 遅延回路22の出力を2倍する乗算器23と、乗算器2 3の出力を所定時間遅延して出力する第2画素遅延回路 24と、を備えて構成されている。

【0084】次に後方向横方向処理回路4の動作を説明 するが、後方向処理はH.261の場合には存在しない ので、MPEG1の場合についてのみ説明する。まず動 作説明に先立ち、MPEG1の入力データフォーマット ・を図10を参照して説明する。

【0085】MPEG1の入力データフォーマットは、 図10(a)に示すように、9×9画素構成となってお り、図10(b)に示すように、二次元空間上、左から 右、上から下へと順次処理を行う。より具体的には、図 10 (a) に示すように、A→B→C→·····→I→J→ K→……→ Zの順序で処理を行うことになる。

【0086】次に具体的動作を図9のタイミングチャー トを参照して説明する。時刻toに半画素処理制御信号 がオンになると、選択回路20は第2入力データD12= 50 と、第2加算器41の出力データを所定時間(1クロッ

「B」を選択し出力する。

【0087】これにより加算器21は第1入力データD 11=「A」と第2入力データD12=「B」を加算して、 時刻 t o に出力データの' = 「A+B」として第1画素 遅延回路22に出力する(図9(e)参照)。

【0088】第1画素遅延回路22は、出力データ①' を所定時間(1クロック相当)遅延して、時刻 tı に出 カデータ②'として乗算器23に出力する(図9(f) 参照)。

【0089】乗算器23は、出力データ②'=「A+ B」を2倍して、時刻t1に出力データ③′=「2× (A+B)」として第2画素遅延回路24に出力する (図9 (g) 参照)。

【0090】第2画素遅延回路24は、出力データ〇 を所定時間 (1クロック相当) 遅延し、時刻 t 2 に出力 データ $\mathbf{Q}' = \mathbf{I} \mathbf{Z} \times (\mathbf{A} + \mathbf{B})$ 」として出力する。以 下、同様にして、第2画素遅延回路24からは、時刻t 3 、 t 4 、 t 5 、 ……のタイミングで、出力データ④= $[2 \times (B+C)]$, $[2 \times (C+D)]$, $[2 \times (D+D)]$ +E)」、……のように順次出力されることになる。

【0091】図11に前方向縦方向処理回路3の詳細構 成ブロック図を示す。前方向縦方向処理回路3は、入力 データD3 を所定時間 (1クロック相当) 遅延して出力 データ〇"として出力する第1画素遅延回路30と、結 果的に入力データD3 を1行分(8クロック相当)遅延 して出力データ②"として出力する第1行遅延回路31 と、入力データD3 を2倍して出力する乗算器32と、 MPEG1動作モードとH. 261動作モードとを切替 えるためのモード切替信号により入力データD3 あるい は乗算器10により2倍された入力データD3 の何れか を選択的に出力する第1選択回路33と、第1ループ内 フィルタ制御信号に基づいて、「〇」あるいは出力デー タ②"の何れかを選択的に出力する第2選択回路34 と、半画素処理制御信号に基づいて第1選択回路33の 出力あるいは第2選択回路34の出力の何れかを選択的 に出力する第3選択回路35と、第2選択回路34の出 力と第3選択回路35の出力を加算して出力データ30" として出力する第1加算器36と、第1加算器36の出 カ信号を所定時間 (1クロック相当) 遅延して出力デー タ①"として出力する第2画素遅延回路37と、出力デ ータ④"を1行分(8クロック相当)遅延して出力デー タ⑤"として出力する第2行遅延回路38と、前述のモ ード切替信号により出力データ④"あるいは出力データ ⑤"の何れかを選択的に出力する第4選択回路39と、 第2ループ内フィルタ制御信号に基づいて出力データ ①"あるいは第4選択回路39の出力データの何れかを 選択的に出力する第5選択回路40と、第4選択回路3 9の出力データと第5選択回路40の出力データとを加 算して出力データ⑥"として出力する第2加算器41

ク相当)遅延して出力データの"として出力する第3画素遅延回路42と、出力データの"を16分の1して出力する除算器43と、を備えて構成されている。次にMPEG1とH.261の場合に分けて前方向縦方向処理回路3の動作を説明する。

【0092】a) MPEG1の場合

まず動作説明に先立ち、MPEG1の場合の入力データ フォーマットを図14を参照して説明する。

[0093] MPEG1の入力データフォーマットは、図14 (a) に示すように、 8×9 画素構成となってお 10 り、図14 (b) に示すように、二次元空間上、左から右、上から下へと順次処理を行う。より具体的には、図 14 (a) に示すように、 $A\rightarrow B\rightarrow C\rightarrow \cdots \rightarrow H\rightarrow I\rightarrow J\rightarrow \cdots \rightarrow Z$ の順序で処理を行うこととなる。

【0094】次に具体的動作を図12及び図13のタイミングチャートを参照して説明する。まず第1画素遅延回路30は、入力データD3を所定時間(1クロック相当)遅延して出力データ①"(図11参照)として第1行遅延回路31及び第5選択回路40に出力する。

 $\{0095\}$ より具体的には、データの入力は半画素処理制御信号がオンとなる時刻 t。(図12参照)から開始するが、実質的に動作を開始するのは、入力データ D $s=\lceil I$ 」、出力データ D" $=\lceil H$ 」、出力データ D" $=\lceil A$ 」のとき、すなわち、時刻 t 1 (図13参照)からである。

【0096】時刻 t_1 になると、第1 選択回路 33 は、入力データ $D_3 = \Gamma$ I 」を選択的に出力する。つづいて第3 選択回路 35 は半画素処理制御信号に基づいて入力データ $D_3 = \Gamma$ I 」を選択的に第1 加算器 36 に出力する。

【0097】一方、第2選択回路34は、第1ループ内フィルタ制御信号により、出力データ20" = 「A」を選択し第3選択回路35及び第1加算器36に出力する。これらにより第1加算器36は出力データ20" = 「A」及び入力データ203" = 「41」を第2画素遅延回路37に出力する。

【0098】第2画素遅延回路37は、出力データ③"を1クロック遅延して出力データ④"として時刻t2に第4選択回路39に出力する。このとき第4選択回路39は、モード切替信号により第2画素遅延回路37側であり、出力データ④"を選択的に第5選択回路40及び第2加算器41に出力する。

 $\{0099\}$ 第2ループ内フィルタ制御信号により第5 選択回路40は第4選択回路39側であり、これにより 第2加算器41は、出力データ3"に同一の出力データ 30"を加算し、時刻 $\mathbf{1}$ 2 に出力データ30" = $\mathbf{1}$ (A + $\mathbf{1}$) $\mathbf{1}$ 1 = $\mathbf{1}$ 2 × (A + $\mathbf{1}$) $\mathbf{1}$ 3 を第3画素遅 延回路 $\mathbf{4}$ 2 に出力する。

【0100】第3画素遅延回路42は、出力データ⑥"

16

を1クロック分遅延して時刻 t_3 に出力データの" = 「 $2 \times (A+I)$ 」として出力する。これにより除算回路 4 3 は、出力データの"を1 6分の1 して出力する。 [0 1 0 1] 以下、同様にして、第3 画素遅延回路 4 2 からは、時刻 1 4 、 1 5 、 1 6 、……のタイミングで、出力データの" = 「1 1 1 1 1 、 「1 1 1 、 「1 1 1 、 「1 1 1 、 「1 1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 1 、 「1 、 「1 1 、 「1 1 、 「1 " 、 「

【0102】b) H. 261の場合

まず動作説明に先立ち、H. 261の場合の入力データフォーマットを図18を参照して説明する。

【0103】H. 261の入力データフォーマットは、図18(a)に示すように、 8×8 画素構成となっており、図18(b)に示すように、二次元空間上、左から右、上から下へと順次処理を行う。より具体的には、図18(a)に示すように、 $A\rightarrow B\rightarrow C\rightarrow \cdots \rightarrow F\rightarrow G\rightarrow H\rightarrow I\rightarrow J\rightarrow \cdots \rightarrow Z$ の順序で処理を行うことになる。

【0104】次に具体的動作を図15乃至図17のタイミングチャートを参照して説明する。まず第1画素遅延回路30は、時刻t。に入力された入力データD3 = 「A」を所定時間(1クロック相当)遅延して時刻t1

「A」を所定時間(1クロック相当)遅延して時刻 ti に出力データ ①"として第1行遅延回路31及び第5選 択回路40に出力する。

【0105】また、乗算器32は、入力データ $D_3 = \Gamma A$ 」を2倍して($= \Gamma 2 \times A$ 」)第1選択回路33に出力する。このとき、第1ループ内フィルタ制御信号はオフであるので、第2選択回路34においては「0」が選択され、第3選択回路35及び第1加算器36に出力される。

30 【0106】次に半画素処理制御信号はオフであるので 第1選択回路33の出力が選択され、第1加算器36に より2倍の入力データDa = 「2×A」と「0」とが加 算され、時刻toに出力データの"=「2×A+0」= 「2×A」が第2画素遅延回路37に出力される(図1 5(g)参照)。

[0107] 第2画素遅延回路37は、出力データ③" =「2×A」を1クロック分遅延して時刻t1に出力データ④"として第2行遅延回路38及び第4選択回路3 9に出力する(図15(h)参照)。

【0108】以下、同様にして、時刻t2、t3、t4、……のタイミングで、出力データ②"=「2×B」、「2×C」、「2×D」、……のように順次出力されることになる。

[0109] つづいて時刻ts (図16参照) になると、第1ループ内フィルタ制御信号がオンとなり、第2 選択回路34は第1行遅延回路31側となり、その出力データ②"を選択的に第3選択回路35及び第1加算器36に出力することになる。

[0110] 第1加算器36は、第3選択回路35の出 50 カデータ=「2×I」と第2選択回路34の出力データ

= 「A」とを加算し、時刻 t s に出力データ 30" = 「A **+2×I」を出力する。**

【0111】以下、同様にして、時刻 t 6 、 t 7 、 t s 、……のタイミングで、出力データ③"=「B+2 $\times J_J$, $\lceil C+2\times K_J$, $\lceil D+2\times L_J$, σJ に順次出力されることになる。

【0112】さらに時刻te (図17参照)になると、 第2ループ内フィルタ制御信号がオンとなり、第5選択 回路40は第1画素遅延回路30側となり、その出力デ ータ♥"を選択的に第2加算器41に出力することにな 10

【0113】第1加算器36は、第4選択回路39の出 カデータである出力データ⑤"=「A+2×I」と第5 選択回路40の出力データである出力データΦ"=

「Q」とを加算し、時刻 t s において出力データ⑥"= 「A+2×I+Q」を出力する(図17(k)参照)。

【0114】以下、同様にして、時刻 t 10、 t 11、 t 12、……のタイミングで、出力データ60" = 「B+2 $\times J + R_J$, $\lceil C + 2 \times K + S_J$, $\lceil D + 2 \times L + \rceil$ T」、……のように順次出力されることになる。

【0115】図19に後方向縦方向半画素処理回路5の 詳細構成ブロック図を示す。後方向縦方向半画素処理回 路5は、入力データD4を1行分(8クロック相当)遅 延して出力データ OA として出力する行遅延回路 50 と、半画素処理制御信号に基づいて、入力データ D4 あ るいは出力データ®A の何れかを選択的に出力する選択 回路51と、選択回路51の出力と出力データ OA を加 算して出力データ OA として出力する加算器 52と、出 カデータ ②A を所定時間 (1クロック相当) 遅延して出 カデータ3A として出力する第1画素遅延回路53と、 出力データ3A を2倍して出力データ3A として出力す る乗算器54と、出力データΦAを所定時間(1クロッ ク相当) 遅延して出力データ(SA として出力する第2画 素遅延回路55と、出力データ⑤Aを16分の1する除 算器56と、を備えて構成されている。

【0116】次に後方向縦方向半画素処理回路5の動作 を説明するが、後方向横方向半画素処理の場合と同様に 後方向処理はH.261の場合には存在しないので、M PEG1の場合についてのみ説明する。

【O117】まず動作説明に先立ち、MPEG1の入力 データフォーマットを図22を参照して説明する。MP EG1の入力データフォーマットは、図22(a)に示 すように、8×9画素構成となっており、図22(b) に示すように、二次元空間上、左から右、上から下へと 順次処理を行う。より具体的には、図22(a)に示す ように、 $A \rightarrow B \rightarrow C \rightarrow \cdots \rightarrow I \rightarrow J \rightarrow K \rightarrow \cdots \rightarrow Z の順$ 序で処理を行うことになる。

【0118】次に具体的動作を説明する。図20に示す ように、時刻to に半画素処理制御信号がオンになる と、順次入力データ D4 (=A、B、C、D、……)が 50 向処理回路 3 からの入力データフォーマットは、図 2 5

18

入力され、行遅延回路50に入力される。

(0119) そして、図21に示すように、時刻 t1に なると、行遅延回路50から入力データが順次出力デー タΦA として出力されるようになり、後方向縦方向半画 素処理回路5は実質的に動作を開始する。

【0120】時刻t1において、選択回路51は、半画 素処理制御信号により入力データD4 側であり、選択回 路51は、そのときの入力データである入力データD4 =「I」を選択し出力する。

【0121】これにより加算器52は入力データD4= 「I」と出力データのA =「A」を加算して時刻tıに 出力データ②A = 「A+I」として第1画素遅延回路5 3に出力する(図21 (e)参照)。

【0122】第1画素遅延回路53は、出力データ②A を所定時間(1クロック相当)遅延して、時刻t2 に出 カデータ3A =「A+I」として乗算器54に出力す る。乗算器54は、出力データ**③**A =「A+I」を2倍 して、時刻 t 2 に出力データ OA = 「2× (A+I)」 として第2画素遅延回路55に出力する。

【0123】第2画素遅延回路55は、出力データ@A 20 を所定時間(1クロック相当)遅延し、時刻t3 に出力 データ⑤A =「2×(A+I)」として出力する(図2 1 (h) 参照)。

【0124】以下、同様にして、第2画素遅延回路24 からは、時刻 t 4 、 t 5 、 t 6 、……のタイミングで、 出力データ⑤A = 「2×(B+J)」、「2×(C+ K) 」、「2×(D+L)」、……のように順次出力さ れることになる。

【0125】そして除算器56は出力データのAを16 分の1に除算して出力する。図23に両方向処理回路6 の詳細構成ブロック図を示す。両方向処理回路6は、前 /後方向選択制御信号により第1入力データ Ds あるい は第2入力データD6の何れかを出力データOBとして 選択的に出力する第1選択回路60と、出力データ OB を2倍して出力する乗算器61と、第1入力データDs と第2入力データD6を加算して出力データ②B として 出力する加算器62と、両方向処理制御信号に基づいて 加算器61の出力データあるいは出力データ OB の何れ かを選択的に出力データ③B として出力する第2選択回 路63と、出力データ 3B を所定時間 (1クロック相 当) 遅延して出力データ 4DB として出力する画素遅延回 路64と、出力データΦB を2分の1して出力する除算

[0126] 次にMPEG1とH. 261の場合に分け て両方向処理回路6の動作を説明する。

a) MPEG1の場合

器65と、を備えて構成されている。

まず動作説明に先立ち、MPEG1の場合の入力データ フォーマットを図25を参照して説明する。

【0127】MPEG1の処理を行う場合の前方向縦方

(a) に示すように、8×8画素構成となっており、図25 (b) に示すように、二次元空間上、左から右、上から下へと順次処理を行う。より具体的には、図25

(a) に示すように、 $A \rightarrow B \rightarrow C \rightarrow \cdots \rightarrow I \rightarrow J \rightarrow K \rightarrow \cdots \rightarrow Z$ の順序でデータが入力されることになる。

 $\{0128\}$ また、MPEG1の処理を行う場合の後方向縦方向半画素処理回路5からの入力データフォーマットは、図25 (c) に示すように、8×8画素構成となっており、図25 (d) に示すように、二次元空間上、左から右、上から下へと順次処理を行う。より具体的には、図25 (c) に示すように、 $a \rightarrow b \rightarrow c \rightarrow \cdots \rightarrow i$ $\rightarrow j \rightarrow k \rightarrow \cdots \rightarrow z$ の順序でデータが入力されることになる。

【0129】次に具体的動作図2409イミングチャートを参照して説明する。まず時刻t。に第1入力データDs = fA」及び第2入力データDe = fA」が入力されると、加算器62は、第1入力データDs = fA」及び第2入力データDe = fA」を加算し、出力データDe = fA1、出力データDe = fA3 に出力する(図24 (24 (24 (24) 参照)。

【0130】 MPE G_1 の処理を行う場合には、両方向処理制御信号は加算器 62 側であり、第2 選択回路 63 において出力データ OB = A + a が選択され、時刻 A + a として画素遅延回路 A + a として画素遅延回路 A + a として画素遅延回路 A + a といった。

【0131】そして出力データ ②B は、画素遅延回路 6 4により1クロック分遅延されて時刻 t_1 に出力データ ②B = 「A+a」として出力される(図 <math>24 (g) 参 照)。以下、同様にして、画素遅延回路 64 からは、時刻 t_2 、 t_3 、 t_4 、……のタイミングで、出力データ ②B 「B+b」、「C+c」、「D+d」、……のように順次出力されることになる。

【0132】そして、画素遅延回路64から出力された出力データ ②B は、除算器65により2分の1されて出力されることとなる。これらの結果、両方向処理回路6からは、MPEG1に準拠したフォーマットを有する予測フレーム画像データ Foが出力されることとなる。

【0133】b)<u>H. 261の場合</u>

まず動作説明に先立ち、H.261の場合の入力データ フォーマットを図27を参照して説明する。

【0134】 H. 261の入力データフォーマットは、図27 (a) に示すように、 8×8 画素構成となっており、図27 (b) に示すように、二次元空間上、左から右、上から下へと順次処理を行う。より具体的には、図27 (a) に示すように、 $A\to B\to C\to \cdots \to F\to G\to H\to I\to J\to \cdots \to Z$ の順序で処理を行うことになる。【0135】次に具体的動作を図26のタイミングチャートを参照して説明する。まず、時刻 to において前/後方向選択制御信号は、「前方向」を選択しており、第1選択回路60において第1入力データD5 = 「A」が50

選択される。

【0136】一方、両方向処理制御信号は、乗算器61 (両方向処理オフ)側であり、第2選択回路63おいて 乗算器61の出力データ(=第1入力データDs ×2) が選択される。

【0137】この結果、時刻toにおいて第2選択回路63から画素遅延回路64に出力される出力データは出力データ $\mathfrak{D}B = \lceil 2 \times A \rfloor$ となる(図26(f)参照)。そして出力データ $\mathfrak{D}B$ は、第1画素遅延回路 15により120つク分遅延され時刻t1において出力データ $\mathfrak{D}B = \lceil 2 \times A \rfloor$ として出力される(図26(g)参照)。

【0138】以下、同様にして、画素遅延回路64からは、時刻t2、t3、t4、……のタイミングで、出力データOB = 「 $2\times B$ 」、「 $2\times C$ 」、「 $2\times D$ 」、……のように順次出力されることになる。

【0139】そして、画素遅延回路64から出力された 出力データ②Bは、除算器65により2分の1されて出 力されることとなる。これらの結果、両方向処理回路6 20 からは、H. 261に準拠したフォーマットを有する予 測フレーム画像データFp が出力されることとなる。

【0140】以上の説明のように本実施例によれば、前方向横方向処理回路2はMPEG1における前方向横方向半画素処理回路及びH.261における横方向処理回路の機能を併せ持ち、前方向縦方向処理回路3は、MPEG1における前方向縦方向半画素処理回路及びH.261における縦方向処理回路の機能を併せ持っているので、MPEG1及びH.261の両方に準拠しているとともに、回路の共用により回路規模の増大を抑制することができる。

[0141]より具体的には、図39の従来例の場合、およそ15000トランジスタ程度必要であったが、図1の実施例の構成の場合、およそ6500トランジスタ程度で構成でき、50[%]強の回路規模削減が可能である。

[0142]

30

【発明の効果】本発明によれば、前方向横方向処理手段は前後両方向動き補償予測処理における前方向横方向半画素処理の機能及び1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理における横方向処理の機能を併せ持ち、前方向縦方向処理手段は、前後両方向動き補償予測処理における前方向縦方向半画素処理機能及び1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理における縦方向処理の機能を併せ持っているので、前後両方向動き補償予測処理及び1-2-1型ディジタルロウパスフィルタを用いた動き補償予測処理の双方に準拠しているとともに、回路の主要部の共用をすることができ、回路規模の増大を抑制することができる。

【図面の簡単な説明】

- 21 【図1】動き補償予測器の概要構成ブロック図である。
- 【図2】前方向横方向処理回路の詳細構成ブロック図で ある。
- [図3] 前方向横方向処理回路のタイミングチャート (MPEG1時) である。
- 【図4】前方向横方向処理回路の入力データフォーマット (MPEG1時) である。
- 【図5】前方向横方向処理回路のタイミングチャート(H. 261時) [その1] である。
- 【図6】前方向横方向処理回路のタイミングチャート(H. 261時) [その2] である。
- 【図7】前方向横方向処理回路の入力データフォーマット(H.261時)である。
- 【図8】後方向横方向半画素処理回路の詳細構成ブロック図である。
- 【図9】後方向横方向半画素処理回路のタイミングチャ ートである。
- 【図10】後方向横方向半画素処理回路の入力データフォーマット図である。
- 【図11】前方向縦方向処理回路の詳細構成ブロック図 20 である。
- 【図12】前方向縦方向処理回路のタイミングチャート (MPEG1時) [その1] である。
- 【図13】前方向縦方向処理回路のタイミングチャート
- (MPEG1時) [その2] である。
- 【図14】前方向縦方向処理回路の入力データフォーマット(MPEG1時)である。
- 【図15】前方向縦方向処理回路のタイミングチャート
- (H. 261時) [その1] である。
- 【図16】前方向縦方向処理回路のタイミングチャート 30
- (H. 261時) [その2] である。
- 【図17】前方向縦方向処理回路のタイミングチャート
- (H. 261時) [その3] である。
- 【図18】前方向縦方向処理回路の入力データフォーマット(H.261時)である。
- 【図19】後方向縦方向半画素処理回路の詳細構成ブロック図である。
- 【図20】後方向横方向半画素処理回路のタイミングチャート[その1]である。
- 【図21】後方向横方向半画素処理回路のタイミングチ 40 ャート「その2]である。
- 【図22】後方向横方向半画素処理回路の入力データフォーマットである。
- 【図23】両方向処理回路の詳細構成ブロック図であ ス
- 【図24】両方向処理回路のタイミングチャート(M P EG1)である。
- 【図25】両方向処理回路の入力データフォーマット (MPEG1)である。
- 【図26】両方向処理回路のタイミングチャート(H.

261) である

- 【図27】両方向処理回路の入力データフォーマット (H. 261)である。
- 【図28】従来の動画像復元装置(MPEG1)の概要 構成ブロック図である。
- 【図29】動画像情報復号装置(MPEG1)の概要構成ブロック図である。
- 【図30】ビデオソース復号装置の詳細構成ブロック図 である。
- 10 【図31】半画素精度両方向動き補償予測回路の詳細構成プロック図である。
 - 【図32】横方向処理及び縦方向処理(MPEG1)の 説明図である。
 - 【図33】前後両方向動き補償予測(MPEG1)の説 明図である。
 - 【図34】動画像復元装置(H. 261)の詳細構成ブロック図である。
 - 【図35】動画像情報復号装置(H. 261)の概要構成ブロック図である。
- (図36) ビデオソース復号装置(H.261) の詳細構成ブロック図である。
 - 【図37】ループ内フィルタの概要構成ブロック図であ ろ.
 - 【図38】ループ内フィルタ処理の説明図である。
 - 【図39】MPEG1及びH. 261準拠システムの説 明図である。

【符号の説明】

- 1…動き補償予測器
- 2…前方向横方向処理回路
- 0 3…前方向縱方向処理回路
 - 4…後方向横方向半画素処理回路
 - 5…後方向縱方向半画素処理回路
 - 6…両方向処理回路
 - 10…乗算器
 - 11…第1選択回路
 - 12…第2選択回路
 - 13…第3選択回路
 - 14…第1加算器
 - 15…第1画素遅延回路
- 0 16…第4選択回路
 - 17…第2加算器
 - 18…第2画素遅延回路
 - 20…選択回路
 - 21…加算器
 - 22…第1画素遅延回路
 - 23…乗算器
 - 24…第2画素遅延回路
 - 30…第1画素遅延回路
 - 31…第1行遅延回路。
- 50 32…乗算器

22

33…第1選択回路

34…第2選択回路

35…第3選択回路

36…第1加算器

37…第2画素遅延回路

38…第2行遅延回路

39…第4選択回路

40…第5選択回路

41…第2加算器

42…第3画素遅延回路

4 3…除算器

50…行遅延回路

51…選択回路

52…加算器

53…第1画素遅延回路


54…乗算器

55…第2画素遅延回路

56…除算器

[図3]

前方向横方向処理回路のタイミングチャート(MPEG1)



(a) 70-7 (b) 1SO/IEC11172 (c) D1 (d) D2 (e) 1/2 西森処理 on/off (f) ① (g) ② (h) ③ (i) 4個 24

60…第1選択回路

61…乗算器

62…加算器

63…第2選択回路

64…画素遅延回路

65…除算器

Fo …前方向フレーム画像データ

Fo1…第1前方向フレーム画像データ

Foz…第2前方向フレーム画像データ

10 FF…後方向フレーム画像データ

FF1…第1後方向フレーム画像データ

FF2…第2後方向フレーム画像データ

Fo …差分フレーム画像データ

D1 …第1入力データ


D2 …第2入力データ

D11…第1入力データ


D12…第2入力データ

[図4]

前方向横方向処理回路の入力データフォーマット (MPEG1)




€



a

【図1】

動き補償予測器の概略構成ブロック図




【図 5·】


前方向横方向処理回路のタイミングチャート (H. 261) その1

	(b) 150/1EC11172 //TU-TH, 261切換	A B C	0 0 8 V	(a) N-7P3741/20n/011-1	2xA A+2xB B+2xC C+2xD	2xA A+2xB B+2	(h) JI-JM74JV90n/off-2	4xA A+2x8+C 8+2	4xA A+2	to ti t2 t3
}	ITU-IBSH 261 (H 261)	۵		N O	Δ 0+2x€	8+2xc C+2x0 D+2xE	0	C+0 C+2\OHE	Ф+C В+2×C+D	=
5	1 261)	. F			D+2xE E+2xF F+2xG	D+2×E E+2×F	z	#12x8+C 8+1xC+0 C+1x0+E D+2xE+F E+1xF+G F+1xG+H	A+2x8+c B+2xC+D C+2xO+E D+2xE+F E+2xF+G	s te
ζ		0	=	OFF	5 2XH	F F+2xG		H2X2+4	+F E+2×F+G	=======================================

【図2】

(図9)






[図6]

前方向横方向処理回路のタイミングチャート (H. 261) その2


(B)	(a) 9009		7	7	7	7	7	7		٦
æ	(b) 150/16C11172 /1TU-TH, 261107#				1-01	10倍代 20	TU-TMBH 261 (H 261)	2		
છ	١٥	Ξ	-	-	×		Œ	z		
Đ	D ₂		$\lceil \cdot \rceil$	¥		*	z	0		
(0)	(B) 11-7/47-11/5011/011-1	27.0			0	~		П	96.	
Ξ	Θ	1x	1+2×1	J+2xK	K+2xL	L+2×M	M+2×N	N+2x0	2×P	2×0
(6)	· ©	泛	×	1+2×1	7+2×K	K+2xL	L+2×M	M+2×N	₽2×2	ďχ
Ê	11-7197471300/0ft-2	OFF	L.			0	z			OFF
Ξ	©	爻	×	1+2×7#	J+2×K+L	K+2×L+M	L+2×4+N	M+2×4+0	1+2xJHK J+2xK+L K+2xL+M L+2XH+N M+2XH+O N+2XO+P O+2xP+O	0+2×P+0
9	•	F+2xG+H	XX.	4×i	1+2×7#	J+2:XH	K+2×L+M	L+2×MHN	1+2xJHK J+2xK+L K+2xL+M L+2xM+N M+2xN+O N+2xO+P	N+2xO+P
3	. 超数		5	0 -	15					1

[図7]:

前方向横方向処理回路の入力データフォーマット(H. 261)




3




【図10】

後方向槽方向半画素処理回路入力データフォーマット



9



【図8】

<u>4</u>


【図22】


後方向横方向半画素処理回路の詳細構成ブロック図(&方向模方向半面素処理回路の入力データフォーマット

【図29】


動画像情報復号装置(MPEG1)の概要構成ブロック図

103:動画像情報復号装置






€




[図27]

両方向処理回路の入力データフォーマット(H. 261)




æ.



前方向縦方向処理からのデータ入力

[図11]

前方向縦方向処理回路の詳細構成ブロック図



[図12]

前方向機方向処理回路のタイミングチャート (MPEG1) その1 前方向縦方向処理回路のタイミングチャート (MPEG1) その2

The state of the s	A B C D E F G H		NO						راه
(a) 20-7 (b) 150/1EG11172	7110-114. 281 938	 	(e) 1/2画素処理on/of!	<u>"</u> @	<u>.</u>	(9)	 (C)		
e e	3	9	(e)	Ξ	6)	$\widehat{\boldsymbol{arphi}}$	Ξ	9	

【図13】

e 3	(a) 20-2 (b) 150/1EC11172	۲	$\zeta \downarrow$	ነ	7	لح				7]	
9	/IIN-TH. 261 句数		4				30/15/	31111	W.Co.			
3	03	-		Н	¥	_	3	Z	0	٩	0	
ਉ	©	4		Н	J	۵	w		9	I		
•	(e) 1/2画素処理on/off						°	N O				
Ξ		ŧ	£	П	ŧ	¥	E¥	₹	ક્ક	₹	목	
6			₹	H	3	ŧ	ž	₹	₹	ક્ર	a	
$\boldsymbol{\varepsilon}$, <u>"</u>		× ×	₹	2× (B+5)	2× (C+O	2×0±€	2x (4+1) [2x (3+1) [2x (C+10 2x (0+1) 2x (C+10 2x (C+10 2x (C+10	2× (F+K)	2× (G+O)	2× ##P	
Ξ	<u>"</u>			П	2x (A+1)	2× (B+7)	2× (C+10	2× (A+1) 2× (B+1) 2× (C+1) 2× (C+1) 2× (C+1) 2× (C+1) 2× (C+1) 2× (C+1)	2× Œ+M	2× G+10	2× 6+0	
Ξ	聖堂	=	15	1=] <u></u>	٠				

【図32】


横方向処理及び縱方向処理(MPEGI)の説明図

(a) (A) (b)	$A = \frac{a+b}{2}$	$E = \frac{c + d}{2}$
B © D	$B=\frac{a+c}{2}$	$D = \frac{b+d}{2}$
	$C = \frac{(a+b)+}{4}$	(c + d)

【図14】

(図15)


前方向縦方向処理回路の入力データフォーマット(MPGE1) 前方向縦方向処理回路のタイミングチャート (H. 261) その1



【図18】


前方向縦方向処理回路の入力データフォーマット(H. 261)


[図35]



動画像情報復号装置(H. 261)の概要構成ブロック図

203:動画像情報復号装置





<u>8</u>

æ

【図16】


[図17]

前方向総方内処理回路のタイミングチャート (H. 251) その2	前方向畿方向処理回路のタイミングチャート(H. 261)その3
J K L M N 0 P	17U-T\$6H 261 (H 261) R S
(a) \$10-27 (b) \$150/16C11172 (c) D3 (d) (U" (e) (D" (f) \(J-\frac{7}{7}\) 74/1/2 on/off-1 (g) (g)" (h) (G" (i) (G)" (k) (G)" (m) ##fill	(a) 50.57 (b) 150/16[1117] (c) D3 (d) ①" (e) ②" (f) 1/-7f374/1/3°on/off-1 (h) ④" (i) ⑤" (i) ⑤" (i) ⑥" (i) ⑥" (i) ⑥" (i) ⑥" (i) ⑥" (i) ⑥" (i) ⑥" (ii) ⑥"
	(6) (6) (8) (8) (8) (8) (8) (8) (8) (8) (8) (8

[図37]

ループ内フィルタの概要構成プロック図


213:ループ内フィルタ



[図19]

後方向縦方向半画素処理回路の詳細構成ブロック図

<u>5</u>




·【図24】

両方向処理回路のタイミングチャート (MPEG1)

B C D E T G H			7			ا ا	۲ ا	ַל וְ	ζ	<u>ا</u> ا	
Ata 8tb Ctc Dtd Eta Ftf Gtg			4	-	ال		-	_	9	.	_
A+a 8+b C+c D+d E+a F+f G+g O N A+a 8+b C+c D+d E+a F+f G+g A+a 8+b C+c D+d E+a F+f G+g 10 11 12 13 14			•	۵	٥	٥		Ц	0	4	
A+a B+b C+c D+d E+a F+f G+g A+a B+b C+c D+d E+a F+f to t1 t2 t3 t4			A+8	£	ž	ž	畫	Ē	3	₹	
8+b C+c D+d E+a F+f G+g A+a 8+b C+c D+d E+a F+f C+c C+c	_					0	z				
8+b G+c D+d E+e F+f			¥+s	8+p	ž	Н	E.	Ē	£	Н	<u> </u>
10 11 12 13 14			П	A+8	£	충	डे	1	Н	\$	_
to ti t2 t3 t4				J							
		-	•	-	~		J				

(a) 2D-7 (b) D₅ (c) D₈ (d) (D) B (e) 再方向处理on (f) (d) B (f) (d) B (図20)

後方向報方向半面素処理回路のタイミングチャート その1



(a) 705/7 (b) D₄ (c) ①A (d) 1/2面兼処理のかが (e) ②A (f) ③A (f) ⑤A (h) ⑤A (i) 時間 【図21】


後方向戦方向半面素処理回路のタイミングチャート その2

ļ	a			<u>=</u>	<u>\$</u>	2x (4+1) [2x (8+1) [2x (6+4) [2x (6+	2x (A+1) 2x (B+1) 2x (C+1) 2x (C+1) 2x (C+1) 2x (C+1) 2x (C+1)		
	-	≖	$\ \ $	1	£	2× (DHQ	2× G-H		
	0	9		95	₹	2× F+N	2x (E+M)		
	Z	_		3	₹	¥¥ Z	が発		
7	2	w	N O	E#	¥	æ × æ	2× (C+O		
				¥	ŧ	2× (C+K)	2× (0+1)		
٦	×	[]		ŧ	£	2× (B+.1)	2x (A+1)] -	
٦	-	8		£	I+V	2x (A+1)	П	7~	
	-	4		¥					
			处理on/off					ı	


[図23]

両方向処理回路の詳細構成ブロック図

<u>6</u>



【図26】



モリ

レームメ

1/2 <u>画素処理</u> 両方向 動き補償予測


フレームメモリ

【図25】


【図30】

両方向処理回路の入力データフォーマット(MPEG1)

ビデオソース復号装置の詳細構成ブロック図





前方向縦方向処理からのデータ入力



【図33】

前後両方向動き補償予測(MPEGI)の説明図







4

捯


[図28] 従来の動画像復元装置 (MPEG1) の概要構成ブロック図




(図31) 半画素精度両方向動き補償予測回路の詳細構成プロック図



[図34] 動画像復元装置(H. 261)の詳細構成ブロック図




(図36) ビデオソース復号装置(H. 261)の詳細構成ブロック図



[図38]

ループ内フィルタ処理の説明図

【図39】 MPEG1及びH. **261準拠システムの説明図**



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.